เมื่อคุณเปิดใช้งานตัวเลือกตัวรับส่งสัญญาณเปิดใช้งานการควบคุมและการลงทะเบียนสถานะใน JESD204B IP การจําลองคอร์ IP จะล้มเหลวเนื่องจากตัวรับส่งสัญญาณจะถูกติดอยู่ที่รีเซ็ต คุณอาจสังเกตการจําลองที่สัญญาณrx_serial_data/tx_serial_data หรือสัญญาณxcvr_rst_tx_ready/xcvr_rst_rx_readyติดอยู่ที่ 0
ปัญหานี้มีผลต่อ IP JESD204B ที่สร้างขึ้นสําหรับอุปกรณ์ Arria® 10 และ Stratix® 10 ในซอฟต์แวร์ Quartus® Prime Standard และ Pro edition เวอร์ชั่น 17.0 หรือก่อนหน้า
ในการแก้ไขปัญหานี้ ให้ส่งนาฬิกา 100MHz - 125MHz ไปยังพอร์ต reconfig_clk และกําหนดลําดับการรีเซ็ตให้กับพอร์ต reconfig_reset
หรือปิดตัวเลือกการกําหนดค่าตัวรับส่งสัญญาณใหม่ โปรดทราบว่า IP Core Testbench ไม่ได้ดําเนินการใดๆ บนอินเทอร์เฟซการกําหนดค่าตัวรับส่งสัญญาณใหม่
ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus Prime เวอร์ชันในอนาคต