ปัญหาสำคัญ
เมื่อ Intel® Arria® 10 PCIe* Hard IP Core ได้รับลําดับการฝึกฝน TS2 ระหว่างสถานะ Polling.Config จะไม่รับประกันการกล้ําขั้วเลนอัตโนมัติ การเชื่อมต่ออาจฝึกฝนให้มีความกว้างของการเชื่อมต่อน้อยกว่าที่คาดไว้ หรืออาจฝึกไม่สําเร็จ ตัวอย่างเช่น ลิงก์ PCIe x8 อาจฝึกฝนไปยัง x4 ซึ่งอาจส่งผลต่อการกําหนดค่าด้วยความเร็วและความกว้างของ PCIe ใดๆ
รองรับการกลับขั้วของเลนอัตโนมัติเมื่อArria PCIe Hard IP 10 ตัวรับลําดับการฝึกอบรม TS1 ระหว่างสถานะ Polling.Active
สําหรับระบบปิดที่คุณควบคุมปลายทั้งสองด้านของลิงก์ PCIe ออกแบบบอร์ดที่ไม่มีขั้วต่อเลนระหว่าง Arria 10 PCIe Hard IP และพาร์ทเนอร์ลิงก์ หากการออกแบบบอร์ดเสร็จสิ้นแล้วด้วยการกลับขั้วเลน ให้ยื่นคําขอบริการผ่าน mySupport เพื่อขอคําแนะนําเพิ่มเติม
สําหรับระบบเปิดที่คุณไม่ได้ควบคุมทั้งสองด้านของลิงก์ PCIe จะมีตัวเลือกสําหรับการแก้ไขปัญหา IP แบบซอฟต์ IP แบบขั้วต่อเลนในซอฟต์แวร์ Quartus® Prime เวอร์ชันในอนาคต ยื่นคําขอรับบริการผ่าน mySupport หากจําเป็นต้องใช้ IP นี้ก่อนหน้านี้ IP อ่อนนี้ไม่รองรับ Gen1x1 Arriaการกําหนดค่า PCIe Hard IP 10 การกําหนดค่าผ่านโปรโตคอล หรือโหมด Autonomous Hard IP