ID บทความ: 000075379 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 05/12/2017

ทําไมการออกแบบตัวอย่าง Intel® Arria®10 ความหน่วงต่ํา 10G MAC 1G/2.5G/10G (ค่าที่ตั้งไว้) จึงแสดงความล้มเหลวในการออกแบบ

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® Ethernet 10G MAC ความหน่วงแฝงต่ำ
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

เนื่องจากปัญหาการเพิ่มประสิทธิภาพ เมื่อใช้ 1G/2.5G/10G Arria®การออกแบบตัวอย่างอีเธอร์เน็ต MAC ความหน่วงต่ํา 10 อาจเห็นความล้มเหลวของเวลาการตั้งค่าระหว่างซอฟต์พีซีกับการถ่ายโอน 10G Hard PCS

 

 

ความละเอียด

ในการแก้ไขปัญหาความล้มเหลวของเวลาการตั้งค่านี้ การจํากัดเวลาในการถ่ายโอนจากซอฟต์พีซีไปยังฮาร์ดพีซี 8G เพื่อช่วยให้การปิดเวลาการตั้งค่าง่ายขึ้นโดยใช้ข้อจํากัดด้านล่าง:

หาก {![ สตริงเท่ากับ "quartus_sta" $::TimeQuestInfo(nameofexecutable)] } {
set_min_delay -from [get_keepers *|alt_mge16_phy_xcvr_term:*|tx_parallel_data_a10*] -ไปยัง [get_keepers *|twentynm_pcs*:*|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs~tx_clk2_by2_1.reg] -0.2ns
}

ปัญหานี้ยังไม่ได้รับการกําหนดเวลาให้แก้ไขในเวอร์ชันในอนาคตของซอฟต์แวร์ Intel® Quartus® Prime Edition

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Arria® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้