ID บทความ: 000075375 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 22/03/2017

ทําไมอีเธอร์เน็ต MAC 40G และ 100Gbps ความหน่วงแฝงต่ําอาจสั้นกว่าที่คาดไว้

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    Ethernet 40G 100G ความหน่วงแฝงต่ำ
    อีเธอร์เน็ต
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

ตัวเลข 31b-2 ของมาตรฐาน IEEE 802.3 ระบุว่าไม่ควรโหลดตัวจับเวลาหยุดชั่วคราวด้วยค่า Quanta ที่ได้รับจนกว่าตัวส่งสัญญาณไม่ได้ใช้งาน

มุมมองข้อมูลจําเพาะนี้ไม่ได้ถูกนําไปใช้ในอีเธอร์เน็ต MAC 40G และ 100Gbps ความหน่วงแฝงต่ํา และการใช้งานการควบคุมโฟลว์ฟังก์ชัน PHY Megacore®

ดังนั้น หากไม่ได้ใช้งาน TX เมื่อโหลด Pause Quanta เวลาหยุดชั่วคราวที่ร้องขออาจสั้นกว่าที่คาดไว้

ความละเอียด

ปัญหานี้ยังไม่ได้รับการกําหนดเวลาให้แก้ไขในขณะนี้

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Intel® Arria® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้