ID บทความ: 000075374 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 22/09/2017

ทําไมผลิตภัณฑ์ Intel FPGA VIP Suite Deinterlacer II IP ถึงมีคุณภาพลดลง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Deinterlacer II (4K HDR passthrough)
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    เนื่องจากปัญหากับ Quartus® Prime v16.1 ของ VIP Suite Deinterlacer II IP เมื่อใช้อัลกอริทึมการตรวจจับและการแก้ไข cadence แบบโอเวอร์คล็อก คุณอาจประสบกับคุณภาพการดีเยี่ยมและที่เป็นเพราะปัญหา f0/f1 ที่เปลี่ยนไป

    ความละเอียด

    การแก้ไขปัญหาใน v16.1 คือการสร้างบล็อกแบบกําหนดเองก่อน DEinterlacer II IP เพื่อสลับบิต 2 ของแพ็กเก็ตควบคุมวิดีโอ Avalon-ST ที่เข้ามา ปัญหานี้ได้รับการแก้ไขโดยเริ่มที่ Quartus® Prime v17.0

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้