ID บทความ: 000075372 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/11/2017

ทําไมสัญญาณ waitrequest ไม่ถูกส่งในระหว่างการรีเซ็ตเมื่อจําลองการหน่วงเวลาต่ํา Ethernet 40-Gbps Intel® Stratix®คอร์ IP 10

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
    IP เอฟพีจีเอ Intel® Ethernet 40G ความหน่วงแฝงต่ำ
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime รีลีส 17.1 ในการจําลอง คุณจะเห็นสัญญาณ Waitrequest ยังคงอยู่ในทางที่จํากัด (ต่ํา) แม้ในขณะที่รีเซ็ตจะถูกส่ง นี่ละเมิดข้อกําหนด Avalon®อินเทอร์เฟซหน่วยความจําที่แมปและอาจส่งผลให้เกิดข้อผิดพลาดจาก testbenches บางตัว แต่ไม่ใช่ปัญหาการทํางาน

ความละเอียด

เพื่อหลีกเลี่ยงปัญหานี้ คุณสามารถละเว้นลักษณะการทํางานนี้ และละเว้นข้อผิดพลาด testbench หรือปรับลดรุ่นการเตือนเหล่านี้

ปัญหานี้ได้รับการแก้ไขด้วยเวอร์ชัน 18.0 ของ Intel® Quartus® Prime Pro Edition Software

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้