เมื่อคอร์ CIC ถูกสร้างขึ้นใน Platform Designer พร้อมอินพุตการสตรีมหลายช่องสัญญาณ คอร์จะถูกสร้างโดยไม่มีอินพุตช่องสัญญาณ ตามที่อธิบายไว้ในส่วน 3.6.2 ของ คู่มือผู้ใช้ CIC IP Core การเริ่มแพ็กเก็ตจะถูกตีความว่าเป็นตัวอย่างจากช่อง 0 หากคอร์ที่ถูกสร้างเชื่อมต่อกับบล็อกการเชื่อมต่อ Qsys เช่น ตัวแยกสตรีม คอร์ CIC จะถือว่าเป็นคอร์ช่องสัญญาณเดียวเนื่องจากไม่มีอินพุตช่องสัญญาณและมีเสียบอะแดปเตอร์ช่องสัญญาณ อะแดปเตอร์ช่องสัญญาณจะเพิ่มลอจิกเพื่อตั้งค่าให้ได้เฉพาะเอาต์พุตเมื่อบนช่อง 0 และถูกปิดใช้งานสําหรับช่องสัญญาณอื่นๆ ทั้งหมด ด้วยเหตุนี้ช่องสัญญาณที่มากกว่า 0 จะไม่ผ่านตัวกรอง
เพื่อหลีกเลี่ยงปัญหานี้ ส่งออกเอาต์พุต avalon สตรีมมิ่งอินเทอร์เฟซจากส่วนประกอบการเชื่อมต่อ Qsys และส่งออกตัวกรอง CIC avalon อินพุตสตรีมมิ่ง เชื่อมต่อสองส่วนประกอบใน RTL
ปัญหานี้มีกําหนดที่จะได้รับการแก้ไขในซอฟต์แวร์ Quartus II รุ่นอนาคต