ปัญหาสำคัญ
เมื่อคุณพยายามสร้าง DDR ด้วยการออกแบบ ALTMEMPHY ด้วย Qsys และตั้งค่าตัวเลือก ระบบ Create testbench Qsys ไปยังค่าอื่นนอกเหนือจาก ไม่มี ระบบไม่สามารถเชื่อมต่อได้ โมเดลหน่วยความจําไปยังเทสเบนช์ที่เกิดจาก Qsys
ปัญหานี้มีผลต่อการออกแบบ ALTMEMPHY ทั้งหมดที่กําหนดเป้าหมายหน่วยความจํา DDR อุปกรณ์
การจําลองไม่เสร็จสมบูรณ์
สร้างอินสแตนซ์โมเดล (_mem_model.v/.vhd)
หน่วยความจําที่สร้างขึ้นด้วยตนเองใน
เทสติ้งเบนช์ (_tb.v/.vhd)
ที่เกิดจาก Qsys
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคตของ DDR และ คอนโทรลเลอร์ DDR2 SDRAM พร้อม ALTMEMPHY IP