ID บทความ: 000075336 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 13/08/2012

มีปัญหากับการตั้งค่าความถี่นาฬิกาในALTLVDS_RXและALTLVDS_TXเมกะฟังก์ชันในซอฟต์แวร์ Quartus II เวอร์ชั่น 10.1 และ 10.1SP1 หรือไม่

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใช่ มีปัญหากับการตั้งค่าความถี่สัญญาณนาฬิกาขาเข้าในALTLVDS_RXและALTLVDS_TXเมกะฟังก์ชันในซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.1 และ 10.1SP1

หากตั้งค่าอัตราข้อมูลเป็นค่าเศษส่วน ความถี่สัญญาณนาฬิกาอินพุตที่ได้รับจะแสดงค่าเป็นจํานวนเต็มเท่านั้น

รายงานสรุป PLL จะไม่แสดงความถี่สัญญาณนาฬิกาขาเข้าที่ถูกต้อง

มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Quartus II เวอร์ชั่น 10.1 ดาวน์โหลดและติดตั้ง Patch 0.40 จากลิงก์ที่เหมาะสมด้านล่าง

    ดาวน์โหลดซอฟต์แวร์ Quartus II เวอร์ชั่น 10.1 Patch 0.40 สําหรับ Windows (.exe)

    ดาวน์โหลดซอฟต์แวร์ Quartus II เวอร์ชั่น 10.1 Patch 0.40 สําหรับ Linux (.tar)

    ดาวน์โหลด Readme สําหรับซอฟต์แวร์ Quartus II เวอร์ชัน 10.1 Patch 0.40 (.txt)

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 11.0 และใหม่กว่า

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® II GX FPGA
    Stratix® III FPGA
    Stratix® II FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้