ID บทความ: 000075289 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 25/02/2013

แนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ Cyclone V: ปัญหาที่ทราบ

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ปัญหา 99877: เวอร์ชั่น 1.5

แนวทางการเชื่อมต่อสําหรับพิน HPS_CLK2 ระบุว่า "นี่เป็นพินอินพุตนาฬิกา HPS เสริม เมื่อคุณไม่ได้ใช้พินนี้ Alteraแนะนําให้ผูกกับ GND หรือยกเลิกการเชื่อมต่อ หากไม่มีการเชื่อมต่อพินนี้ ให้ใช้ตัวเลือกตั้งโปรแกรมซอฟต์แวร์ Quartus II เพื่อลดความอคติภายในของพินนี้ พินนี้สามารถสงวนไว้เป็น Tri-state อินพุตโดยเปิดใช้งานตัวต้านทานการดึงกลับที่อ่อนแอ หรือเป็น GND ที่ขับเคลื่อนด้วยเอาต์พุต"

HPS_CLK2เป็นอินพุตเฉพาะ  เมื่อไม่ได้ใช้HPS_CLK2 จะต้องมีการยอมรับ GND

ปัญหา 67591: เวอร์ชั่น 1.3

แนวทางการเชื่อมต่อสําหรับพิน VREF ระบุว่าไม่ได้ใช้มาตรฐาน I/O อ้างอิงแรงดันไฟฟ้าในธนาคาร หรือไม่ พิน VREF จะพร้อมใช้งานเป็นพิน I/O ของผู้ใช้ พิน VREF ของอุปกรณ์ Cyclone V เป็นขายึดพลังงานเฉพาะ ไม่อนุญาตให้ใช้เป็น I/O ของผู้ใช้ เมื่อไม่ได้ใช้มาตรฐาน I/O อ้างอิงแรงดันไฟฟ้าในธนาคาร ซึ่งได้รับการแก้ไขในรุ่นที่จะออกใหม่เพื่อแสดงคําอธิบายพิน VREF ที่ถูกต้อง

ความละเอียด

ปัญหาที่แก้ไข:

ปัญหา 44314: เวอร์ชั่น 1.0

แนวทางการเชื่อมต่อสําหรับพินGXB_RXที่ไม่ได้ใช้ระบุว่าจะเชื่อมต่อกับ GND ผ่านตัว ต้านทาน 10-kΩ  ตัว ต้านทาน 10 kΩ เป็นพินGXB_RXที่ไม่ได้ใช้โดยไม่จําเป็นสามารถผูกเข้ากับ GND โดยตรงได้  ซึ่งได้รับการแก้ไขในเวอร์ชัน 1.2

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้