ID บทความ: 000075266 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 02/09/2012

คําเตือนที่สําคัญ: ไม่พบพินประเภทcmd_pinsจากรูปแบบ ล้มเหลวในการค้นหาสัญญาณนาฬิกา PLL สําหรับพิน

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

คุณอาจเห็นคําเตือนที่สําคัญในขั้นที่เหมาะสมหากคุณใช้งาน IP Core ที่ใช้คอนโทรลเลอร์ DDR3 UniPHY มากกว่าหนึ่งคอร์ในซอฟต์แวร์ Quartus® II เวอร์ชั่น 10.0 เป็น Master และ Slave

คุณอาจเห็นคําเตือนที่สําคัญอื่น

คําเตือนที่สําคัญ: ไม่พบนาฬิกา PLL สําหรับพินล้มเหลว...

หากต้องการลบคําเตือนสําคัญออก ให้ทําตามขั้นตอนต่อไปนี้:

1. เชื่อมต่อสัญญาณ "pll_dqs_ena_clk" เข้ากับ Slave UniPHY IP Core

2. ตรวจสอบให้แน่ใจว่าคุณได้เชื่อมต่อ "mem_cs_n" กับ I/O ระดับสูงสุดแล้ว

3. ไฟล์ QIP ของอินเทอร์เฟซหลักควรปรากฏต่อหน้าทาสใน QSF ของโครงการ

ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชัน 10.1 และใหม่กว่า

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® IV GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้