ID บทความ: 000075248 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 09/09/2013

{*Name Protected*} (*/stratixv_atoms.vhd: line 5355, position 21) และพารามิเตอร์ verilog ถูกแทนที่ {*Name Protected*} {*Name Protected*} (*/stratixv_atoms_ncrypt.v: บรรทัด -1, ตําแหน่ง -1) ไม่สามารถใช้งานได้

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย คุณอาจเห็นข้อผิดพลาดนี้เมื่อจําลองการออกแบบ VHDL ในซอฟต์แวร์ Cadence NC-Sim หาก VHDL สร้างอินสแตนซ์ไฟล์ Verilog HDL ในระดับที่ต่ํากว่า
ความละเอียด เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้ใช้ -namemap_mixgen ตัวเลือกพร้อม ncelab คําสั่ง

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้