ID บทความ: 000075194 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 09/12/2014

ฉันจะเลือกความกว้างของข้อมูล 16 บิตสําหรับ IP DDR3 SDRAM UniPHY ในแท็บ Cyclone® V EPE ได้อย่างไร

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • IP เอฟพีจีเอ Intel® คอนโทรลเลอร์ DDR3 SDRAM พร้อม UniPHY
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    แท็บ Cyclone® V EPE IP ไม่มีตัวเลือกความกว้างของข้อมูล 16 บิตสําหรับ IP DDR3 SDRAM UniPHY

     

     

    ความละเอียด

    เลือก 32 บิตและปรับเปลี่ยนการสร้างอินสแตนซ์ด้วยตนเองในแท็บ I/O (เช่น ปรับจํานวนพิน - จํานวนพิน dq, พิน #dqs ) เพื่อสร้างการสร้างอินสแตนซ์ 16 บิต

    นํารายการจากตัวเลือก 32 บิตกลับมาใช้ซ้ําสําหรับแท็บ CLK, PLL, RAM และ Logic เพื่อประมาณพลังงาน 16 บิต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V E FPGA
    Cyclone® V SE SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้