ปัญหาสำคัญ
คำอธิบาย
การลงทะเบียนอินพุต III DDR Stratixไม่สามารถจับภาพ edge-aligned ข้อมูลอินพุตอย่างถูกต้องในขณะที่ TimeQuest Timing Analyzer แสดงค่าบวก หย่อนเมื่อคุณใช้พินนาฬิกาและ PLL มุม รอบชิงชนะเลิศ มีการเปลี่ยนแปลงโมเดลการกําหนดเวลาสําหรับอุปกรณ์ Stratix III โดยการอัปเดต หน่วงเวลาสําหรับพาธจากพินนาฬิกาที่มุมไปยังมุม PLL
ความละเอียด
การออกแบบโดยใช้เส้นทางที่ได้รับผลกระทบในStratixที่ได้รับผลกระทบ ชิ้นส่วน III ต้องรันตัววิเคราะห์เวลาของ TimeQuest ใหม่ หากการกําหนดเวลาใหม่ การละเมิดเกิดขึ้น คุณจะต้องรัน Fitter อีกครั้ง
ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 10.0 SP1.