ID บทความ: 000075173 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 24/11/2014

ข้อผิดพลาด (10170): ข้อผิดพลาดในการแก้ปัญหา Verilog HDL ที่ <verilog_file>.v (line_number) ใกล้ข้อความ "," ต้องการตัวถูกดําเนินการ</verilog_file>

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 และใหม่กว่า คุณอาจได้รับข้อผิดพลาดต่อไปนี้เมื่อคอมไพล์ไฟล์ Verilog HDL ที่แปลงจากไฟล์ Block Design ( bdf)

    สาเหตุของข้อผิดพลาดเกิดจากไฟล์ Verilog HDL ที่สร้างขึ้นมีเครื่องหมายจุลภาคพิเศษในการเชื่อมต่อพอร์ต

    ความละเอียด

    หากต้องการแก้ไขปัญหาชั่วคราว ให้ลบเครื่องหมายจุลภาคเพิ่มเติมใน <Verilog_file>.v(line_number) ด้วยตนเอง

    ปัญหานี้คือกําหนดการที่จะได้รับการแก้ไขในการเปิดตัวซอฟต์แวร์ Quartus II ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้