ID บทความ: 000075144 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/06/2014

การออกแบบ Arria V และ Cyclone V HPS อาจไม่สามารถคอมไพล์ด้วย NC-Sim

สิ่งแวดล้อม

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

ปัญหาสำคัญ

คำอธิบาย

ปัญหานี้มีผลต่ออินเทอร์เฟซ Arria V และ Cyclone V HPS

การจําลอง NC-Sim ต้องให้แต่ละไฟล์มีเวลา ปรับขยายคําสั่ง ไฟล์ Altera Verilog หรือ System Verilog บางส่วน สําหรับการจําลอง HPS อาจไม่มีการปรับขยายเวลาที่กําหนด

ความละเอียด

วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการเพิ่มรายการต่อไปนี้ไปยังรายการใดๆ ไฟล์ที่ไม่มีคําสั่งปรับขยายเวลา:

timescale 1 ps / 1 ps

ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Arria® V FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้