ปัญหาสำคัญ
คำอธิบาย
ปัญหานี้มีผลต่ออินเทอร์เฟซ Arria V และ Cyclone V HPS
การจําลอง NC-Sim ต้องให้แต่ละไฟล์มีเวลา ปรับขยายคําสั่ง ไฟล์ Altera Verilog หรือ System Verilog บางส่วน สําหรับการจําลอง HPS อาจไม่มีการปรับขยายเวลาที่กําหนด
วิธีแก้ไข
วิธีแก้ไขปัญหาสําหรับปัญหานี้คือการเพิ่มรายการต่อไปนี้ไปยังรายการใดๆ ไฟล์ที่ไม่มีคําสั่งปรับขยายเวลา:
timescale 1 ps / 1 ps
ปัญหานี้จะได้รับการแก้ไขในเวอร์ชันในอนาคต
