ID บทความ: 000075124 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 21/12/2012

ข้อผิดพลาด (175001): ไม่สามารถใส่ PLL เป็นเศษส่วนได้ <pll name=""></pll>

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เมื่อขยายข้อความแสดงข้อผิดพลาดข้างต้นในซอฟต์แวร์ Quartus® II คุณอาจได้รับข้อความแสดงข้อผิดพลาดต่อไปนี้เมื่อระบุเป้าหมายอุปกรณ์ Stratix® V, Arria® V และ Cyclone® V:

    ข้อผิดพลาด (177020): ไม่มีการวางชื่อพินอินพุตนาฬิกาอ้างอิง PLL <พิน>ไว้ในพินอินพุตเฉพาะที่สามารถเข้าถึงชื่อ PLL <PLL เป็นเศษส่วน>

    การจับคู่ข้อความแสดงข้อผิดพลาดนี้เกิดขึ้นเมื่อพยายามป้อน PLL เป็นเสี้ยวหนึ่งโดยตรงด้วยพิน CLKn

    ความละเอียด

    วางบล็อกสัญญาณนาฬิกา (ALTCLKCTRL Megafunction) ระหว่างพิน CLKn และพอร์ตอินพุตของ PLL ตามที่แสดงในตัวอย่างด้านล่าง:

    ตัว อย่าง เช่น:

    Figure 1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V SX SoC FPGA
    Arria® V GT FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้