ID บทความ: 000075120 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมฉันจึงเห็นหน่วยงานออกแบบsld_hub:sld_hub_instในการออกแบบของฉัน

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

หน่วยงานsld_hubเป็นคอนโทรลเลอร์อินเทอร์เฟซระหว่างพิน JTAG บนอุปกรณ์ของคุณและคุณสมบัติ Quartus® II ต่อไปนี้ที่ใช้พิน JTAG:

  • ตัววิเคราะห์ SignalTap™ II Logic
  • ตัวแก้ไขเนื้อหาหน่วยความจําในระบบ
  • อินเทอร์เฟซตัววิเคราะห์ลอจิก
  • Nios® II JTAG UART
  • การดีบักแบบ on-Chip Nios II (OCD)

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Stratix® II FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้