คำอธิบาย
คุณอาจได้รับคําเตือนนี้ในซอฟต์แวร์ Quartus® II เมื่อทําการสังเคราะห์จํานวนเต็มที่ไม่มีลายเซ็นใน Verilog HDL ตามที่แสดงไว้ในตัวอย่างด้านล่าง:
reg [8:0] COUNT;
always @ (posedge CLK or posedge RST)
begin
COUNT = COUNT 1;
คุณจะได้รับคําเตือนนี้เนื่องจาก 1 เป็นตัวอักษร Insized Insized ซึ่งเป็นค่าเริ่มต้นที่ 32 บิต
ความละเอียด
เพื่อหลีกเลี่ยงคําเตือนนี้ ให้ใช้ 1'b1 แทนที่จะเป็น 1
COUNT = COUNT 1'b1;