เวลาในการถือเอาต์พุต (tCLQX) ของอุปกรณ์กําหนดค่าแบบ Quad-serial (EPCQ) ตรงตามเวลาในการเก็บข้อมูลหลังจากที่ Edge ลดลงบน DCLK (tDH) สําหรับการกําหนดค่าแบบอนุกรม (AS) ที่ทํางานอยู่ในอุปกรณ์ Arria® V, Stratix® V และ Cyclone® V หรือไม่
|
FPGA |
ผลลัพธ์การประเมิน |
|
Arria® V GX/GT/SX/ST |
ใช่ ตารางข้อมูลอุปกรณ์ EPCQ ไม่แสดงข้อมูลจําเพาะ tCLQX แต่ข้อมูลลักษณะเฉพาะ Arria V GX/GT/SX/ST แสดง tCLQX ขั้นต่ําของอุปกรณ์ EPCQ เป็นเหมือนกับหรือมากกว่าข้อกําหนด tDH ขั้นต่ําสําหรับการกําหนดค่า AS ที่แสดงไว้ในตารางข้อมูลอุปกรณ์ Arria® V |
|
อุปกรณ์ Arria® V GZ |
โปรดติดต่อวิศวกรภาคสนาม (FAE) ในพื้นที่ของคุณ หรือส่งคําขอรับบริการที่ หน้าการสนับสนุน My Intel |
|
Stratix® V GT/GX/GS/E |
โปรดติดต่อ FAE ในพื้นที่ของคุณ หรือส่งคําขอรับบริการที่ หน้าการสนับสนุน My Intel |
|
อุปกรณ์ Cyclone® V |
ดูบทความให้ความรู้ต่อไปนี้: |