ID บทความ: 000075000 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 30/06/2014

100GbE IP Core อาจไม่รักษาช่องว่างระหว่างแพ็กเก็ตขั้นต่ําโดยเฉลี่ยที่ 12

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    หากรูปแบบคอร์ IP 100GbE มีการลงทะเบียนสองรายการต่อไปนี้ การตั้งค่า

    • เปิดใช้งานการแทรก TX CRC (บิต [0] ของ CRC_CONFIG การลงทะเบียน เมื่อตั้งค่า0x123ออฟเซ็ตไว้)
    • เปิดใช้งาน TX Preamble Pass-through เปิดอยู่ (บิต [0] ของ Preamble Pass-Through Configuration การลงทะเบียนที่ตั้งค่า0x125ออฟเซ็ต)

    แกน IP อาจไม่รักษาค่าเฉลี่ยระหว่างแพ็กเก็ตขั้นต่ํา gap (IPG) 12 ระหว่างการรับส่งข้อมูลแบนด์วิดธ์ 100%

    ปัญหานี้ไม่เกิดขึ้นในรูปแบบคอร์ IP 40GbE

    ความละเอียด

    ปัญหานี้ไม่มีวิธีแก้ไขปัญหา คุณต้องออกแบบใหม่ ถอดความจําเป็นในคุณสมบัติหนึ่งหรือทั้งสองอย่างออกจากทั้งสองอย่าง หรือคุณต้อง ทนต่อ IPG ที่ไม่ปฏิบัติตามข้อกําหนดระหว่างการรับส่งข้อมูลแบนด์วิดธ์ 100%

    อีกทางเลือกหนึ่งคือการใช้คอร์ IP 40-100GbE ความหน่วงแฝงต่ํา ในการออกแบบของคุณแทนคอร์ IP 40-100GbE ความหน่วงแฝงต่ํา 100GbE IP Core ได้รับการทดสอบเพื่อให้สอดคล้องกับข้อกําหนดของอีเธอร์เน็ต IPG ขั้นต่ําโดยเฉลี่ยที่ 12 เมื่อคุณสมบัติทั้งสองนี้ถูกเปลี่ยน บน

    ปัญหานี้จะได้รับการแก้ไขในเวอร์ชั่น 40 และในอนาคต ฟังก์ชัน Ethernet MAC ขนาด 100-Gbps และ PHY MegaCore

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้