ID บทความ: 000074970 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 19/03/2013

ฉันจะตรวจสอบได้อย่างไรว่าอุปกรณ์ได้รับการกําหนดค่าสําเร็จด้วยภาพ Periphery ในการเตรียมใช้งาน CvP และโหมดอัปเดตหากยังไม่ได้เปิดใช้งานพิน CvP_CONFDONE

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

หากคุณใช้CvP_CONFDONEเป็นพิน I/O ปกติ คุณจะไม่สามารถใช้พินดังกล่าวเพื่อตรวจสอบว่าอุปกรณ์ได้รับการกําหนดค่าสําเร็จด้วยภาพ periphery ในการเตรียมใช้งานและอัปเดตโหมด CvP

 

หากคุณเปิดตัวเลือกพิน CvP_CONFDONE ในซอฟต์แวร์ Quartus® II จะเป็นพินเอาต์พุตเฉพาะและไม่สามารถเป็นพิน I/O ทั่วไปในโหมดผู้ใช้ได้อีกต่อไป หากคุณปิดตัวเลือกนี้ CvP_CONFDONEพินจะทํางานเป็นพิน I/O ปกติของผู้ใช้

 

ความละเอียด

หากคุณต้องการใช้พินนี้เป็น I/O ปกติในโหมดผู้ใช้ คุณสามารถตรวจสอบสัญญาณCvP_CONFIG_DONEจากโฮสต์ PCIe เมื่อกําหนดค่าภาพ Fabric (คอร์) ลงในอุปกรณ์ สัญญาณนี้บ่งบอกว่าชุดควบคุมได้ทําการกําหนดค่าอุปกรณ์สําเร็จแล้วโดยใช้ CvP และไม่มีข้อผิดพลาด ดูตารางที่ 6-7 ใน การปรับใช้ Configurationvia  Protocol (CvP) ในคู่มือผู้ใช้ Altera FPGAs (PDF)

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้