ID บทความ: 000074949 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

ทําไมฉันจึงได้รับข้อความต่อไปนี้: "ข้อผิดพลาดภายใน: ระบบย่อย: VPR20K, ไฟล์: 20k_arch/20k_route_timing.c, Line: 2434?"

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย คุณอาจได้รับข้อผิดพลาดภายในนี้ใน Quartus® ซอฟต์แวร์ II เวอร์ชั่น 1.0 หากคุณมีตัวแปรTHIRD_PARTY_EDA_TOOLSสองตัวในไฟล์การตั้งค่าโครงการของคุณ (.psf).

ตัวอย่างเช่น:

THIRD_PARTY_EDA_TOOLS(pci_top)
{
   EDA_TIMING_ANALYSIS_TOOL = "&ltNONE>";
   EDA_SIMULATION_TOOL = "MODELSIM (VERILOG HDL 
OUTPUT FROM QUARTUS)";
   EDA_DESIGN_ENTRY_SYNTHESIS_TOOL = SYNPLIFY;
}
THIRD_PARTY_EDA_TOOLS(sdram_sdr_ecc_pci_ioreg)
{
   EDA_DESIGN_ENTRY_SYNTHESIS_TOOL = SYNPLIFY;
}
เพื่อหลีกเลี่ยงข้อผิดพลาดนี้ ให้ตรวจสอบให้แน่ใจว่า .psf ไฟล์จะระบุ ตัวแปรTHIRD_PARTY_EDA_TOOLSเพียงครั้งเดียว ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus II เวอร์ชั่น 1.1

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

อุปกรณ์ที่ตั้งโปรแกรมได้ Intel®

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้