ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.1 อาจพบเห็นข้อความแสดงข้อผิดพลาดนี้ในการออกแบบที่เน้นIntel Stratix®อุปกรณ์ 10 เครื่องที่มีอย่างน้อยหนึ่งอินสแตนซ์ของ LVDS SERDES Intel FPGA IP ข้อผิดพลาดนี้อาจถูกรายงานในขณะที่ขั้นตอน Fitter หรือ Timing Analyzer กําลังดําเนินการ
เพื่อแก้ไขปัญหานี้ ตรวจสอบให้แน่ใจว่าIntel FPGA IP IOPLL อยู่ในรายการก่อนIntel FPGA IP LVDS SERDES ในแท็บ "ส่วนประกอบ IP" บน Intel Quartus Project Navigator หรือคุณสามารถไปที่ การบ้าน > การตั้งค่า... แล้วเลือกหมวดหมู่ 'ตัววิเคราะห์เวลา' และจัดเรียงลําดับไฟล์ IP ใหม่
เมื่อคําสั่งซื้อไฟล์ IP ถูกต้องให้ ดําเนินการติดตั้ง โปรแกรมแก้ไขต่อไปนี้สําหรับระบบปฏิบัติการของคุณ:
- ดาวน์โหลด Intel® Quartus® Prime 19.1 Pro Edition patch 0.19 สําหรับ Windows (.exe)
- ดาวน์โหลด Intel® Quartus® Prime 19.1 Pro Edition patch 0.19 for Linux (.run)
- ดาวน์โหลดไฟล์ ReadMe สําหรับ Intel® Quartus® Prime 19.1 Pro patch 0.19 (.txt)
ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.2