คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.1 คุณอาจเห็นคําเตือนต่อไปนี้ (ตามที่แสดงด้านล่าง) ใน ModelSim* GUI เมื่อใช้ Intel® Stratix® 10 LVDS SERDES IP:
** คําเตือน: .. /ip_ad_lvds/altera_lvds_core14_181/sim/ip_ad_lvds_altera_lvds_core14_181_ibrwinq.sv(1): (vlog13233) หน่วยการออกแบบ "ip_ad_lvds_altera_lvds_core14_181_ibrwinq" มีอยู่แล้วและจะถูกเขียนทับ การเขียนทับหน่วยงาน VHDL ด้วยโมดูล Verilog
ความละเอียด
ไม่มีวิธีแก้ไขปัญหาสําหรับปัญหานี้
ปัญหานี้มีกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition ในอนาคต