ID บทความ: 000074930 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/02/2014

กฎ C105: สัญญาณนาฬิกาควรเป็นสัญญาณทั่วโลก

สิ่งแวดล้อม

  • ซอฟต์แวร์ Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นคําเตือนต่อไปนี้เมื่อเรียกใช้เครื่องมือผู้ช่วยออกแบบในซอฟต์แวร์ Quartus® II บนการออกแบบ HPS ที่คอมไพล์ของคุณ

    ความละเอียด

    กฎ C105: สัญญาณนาฬิกาควรเป็นสัญญาณทั่วโลก <ลําดับชั้น>|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|afi_clk

    กฎ C105: สัญญาณนาฬิกาควรเป็นสัญญาณทั่วโลก <hierarchy>|hps_sdram:hps_sdram_inst|hps_sdram_pll:pll|pll_write_clk

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

    Cyclone® V ST SoC FPGA
    Cyclone® V SE SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GT FPGA
    Cyclone® V SX SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้