ID บทความ: 000074884 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/11/2017

สามารถวางพิน GPIO ที่ธนาคาร I/O 1B เมื่อบล็อก ADC เปิดใช้งานอุปกรณ์สูงสุด 10 พินได้หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • IP เอฟพีจีเอ Intel® Modular Dual ADC core
  • IP เอฟพีจีเอ Intel® Modular ADC core
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ได้ คุณสามารถวางพิน GPIO ที่ธนาคาร I/O 1B ได้ หากคุณไม่ได้รับข้อความเตือนที่สําคัญ (16248) สําหรับอุปกรณ์สูงสุด® 10 ตัว ซอฟต์แวร์ Quartus® Prime ใช้กฎทางฟิสิกส์ในการกําหนดจํานวน I/O ที่อนุญาตในธนาคาร I/O 1B อิงตามความแข็งแกร่งของไดรฟ์ I/O กฎเหล่านี้อ้างอิงตามการคํานวณเสียงรบกวนเพื่อวิเคราะห์ผลกระทบของการจัดวาง I/O บนประสิทธิภาพของ ADC อย่างถูกต้อง ข้อความเตือนที่สําคัญ (16248) จะถูกสร้างขึ้นเมื่อเสียงรบกวนที่เกิดขึ้นจากพิน GPIO เกินขีดจํากัดเสียงรบกวน

    กฎทางฟิสิกส์มีให้สําหรับอุปกรณ์ต่อไปนี้ตั้งแต่เวอร์ชันซอฟต์แวร์ Quartus® Prime:

    • จากซอฟต์แวร์ Quartus® Prime v14.1— อุปกรณ์สูงสุด® 10 10M04, 10M08, 10M40 และ 10M50

    • จากซอฟต์แวร์ Quartus® Prime v15.0.1— อุปกรณ์สูงสุด® 10 10M02, 10M16 และ 10M25

     

    ก่อนการใช้กฎทางฟิสิกส์ ซอฟต์แวร์ Quartus® Prime ใช้กฎเรขาคณิตซึ่งหมายความว่าธนาคาร I/O 1B จะไม่สามารถใช้เป็นพิน GPIO เมื่อเปิดใช้งานบล็อก ADC

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้