ID บทความ: 000074879 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/10/2020

ทําไมมาตรฐาน I/O LVCMOS 3.3V หรือ LVTTL 3.3V ไม่มีใน Intel® Quartus® Prime Pin Planner หรือ Editor การมอบหมายสําหรับ Intel® Stratix® 10 FPGAs 1SG040F35 และ 1SX040F35

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 20.1 และก่อนหน้า LVCMOS 3.3V หรือมาตรฐาน I/O LVTTL 3.3V ไม่มีอยู่ใน Intel® Quartus® Prime Pin Planner หรือ Assignment Editor สําหรับตัวแปร Intel® Stratix® 10 FPGAตัวแปร 1SG040F35 และ 1SX040F35

    ความละเอียด

    การแก้ไขปัญหาให้ใช้มาตรฐาน LVCMOS 3.0V หรือ LVTTL 3.0V I/O และเชื่อมต่อ VCCIO กับ 3.3V

    ปัญหานี้แก้ไขได้ด้วยซอฟต์แวร์ Intel Quartus Prime Pro Edition เวอร์ชั่น 20.2 เมื่อการแก้ไขนี้พร้อมใช้งาน หากใช้เวิร์กรูนข้างต้น ขอแนะนําให้ทําการคอมไพล์การออกแบบใหม่ด้วยการตั้งค่ามาตรฐาน I/O ที่ถูกต้อง

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้