ID บทความ: 000074854 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 22/03/2019

ทําไมจึงมีความแตกต่างในการนับพิน I/O สําหรับอุปกรณ์ Cyclone® V GX C5 และ C7 ที่มีแพ็คเกจ F672 ในคู่มืออุปกรณ์ Cyclone V และไฟล์พินเอาต์อุปกรณ์ V Cyclone

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากข้อบกพร่องใน คู่มืออุปกรณ์ V Cyclone® จํานวนพิน I/O ที่ได้รับไม่ถูกต้องใน 5B และ 6A ของธนาคารสําหรับอุปกรณ์ Cyclone® V GX C5 และ C7 ที่มีแพ็คเกจ F672

    ความละเอียด

    ในการแก้ไขปัญหาคุณสามารถได้รับจํานวนพิน I/O ที่ถูกต้องสําหรับอุปกรณ์ Cyclone V GX C5 และ C7 จากไฟล์ Cyclone V Device Pin-Out ที่เกี่ยวข้อง

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้