ไม่ ห้ามรีเซ็ต FPGA เป็นบริดจ์ HPS จากซอฟต์แวร์ กําลังทําการแก้ไขต่อไปนี้กับเอกสาร
530449 ปัญหา: คู่มืออ้างอิงทางเทคนิคของระบบโปรเซสเซอร์ Intel Stratix 10 Hard เวอร์ชัน 2018.03.02 บทที่ 12 Reset Manager ส่วน 12.3 รีเซ็ตสัญญาณ
f2s_bridge_rst_n ต้องมีเชิงอรรถ เชิงอรรถนี้ต้องระบุ: "ซอฟต์แวร์ต้องไม่ตั้งค่าบริดจ์นี้ใหม่ บริดจ์นี้จะต้องรีเซ็ตโดย POR/COLD/WARM reset เท่านั้น"
543408 ปัญหา: คู่มืออ้างอิงการเขียนโปรแกรมระบบโปรเซสเซอร์ Hard Intel Stratix 10 เวอร์ชัน 2017.11.06 หน้า 7536, หัวข้อ 2.31.10 i_rst_mgr_rstmgr.brgmodrst.fpga2soc description.
เปลี่ยนคําอธิบายบิต 2 "fpga2soc" เป็นต่อไปนี้: "ซอฟต์แวร์ต้องไม่เขียน 0x1 เป็นบิตนี้ ซอฟต์แวร์จะเขียน 0x0 บิตนี้ได้เท่านั้น"
ไม่มีการแก้ไขปัญหา/แก้ไข
ภายใต้กรณีการใช้งานปกติ ซอฟต์แวร์ต้องเขียน 0x0 บิตนี้เพื่อนําบริดจ์นี้ออกจากการรีเซ็ต ถ้าลูกค้าต้องรีเซ็ตบริดจ์นี้ ลูกค้าต้องใช้ลําดับการรีเซ็ต POR หรือ WARM