ID บทความ: 000074795 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/12/2017

ทําไมค่าตัวต้านทานการดึงและดึงออกของ BSEL/CSEL ในการตรวจสอบแผนผังอุปกรณ์ V Cyclone V ไม่ตรงกันกับแนวทางการเชื่อมต่อพินตระกูลอุปกรณ์ V Cyclone

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ใน เวอร์ชัน Cyclone® V Schematic Reviewเวิร์กบุ๊ก 4.0 จะระบุว่าค่าตัวต้านทานการดึงขึ้นและดึงลงสําหรับ BSEL/CSEL ควรเป็น 4.7-kΩ และ 10-kΩ ซึ่งขัดแย้งกับ 10-kΩ ข้อมูลใน คู่มือการเชื่อมต่อพินตระกูลอุปกรณ์ V Cyclone® เวอร์ชั่น 2.6 ซึ่งแนะนําให้เชื่อมต่อการดึงเช่นตัวต้านทานการบูต 10-kΩ หรือตัวต้านทานแบบดึงลง เช่น 1-kΩ เพื่อเลือกค่าที่เลือกสําหรับการบูตที่ต้องการ โปรดปฏิบัติตามคําแนะนําเกี่ยวกับการเชื่อมต่อพิน 

 

ความละเอียด

ตัวอย่างการตรวจสอบแผนผัง Cyclone® V จะได้รับการอัปเดตในรุ่นในอนาคตเพื่อแนะนําค่าตัวต้านทานที่ 1-kΩ ดึงลงและ 10-kΩ ดึงขึ้นสําหรับพิน BSEL/CSEL

 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Cyclone® V FPGA และ SoC FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้