ควรใช้พิน PCI® Express nPERST* เฉพาะสี่ตัวที่พบบนอุปกรณ์ Stratix® V เมื่อใช้งาน Hard IP (HIP) สําหรับ PCI Express
ใช้พิน nPERST เพียงพินเดียวต่อ PCIe HIP อุปกรณ์ Stratix V จะมีพินทั้งสี่ตัวอยู่ในรายการเสมอ แม้ว่าอุปกรณ์เป้าหมายจะมี PCIe HIP เพียง 1 หรือ 2 ตัวก็ตาม พินเหล่านี้แสดงไว้ด้านล่าง
nPERSTL0 = PCIe HIP ด้านล่างซ้าย > CvP
nPERSTL1 = PCIe HIP ด้านซ้ายบน (เมื่อมี)
nPERSTR0 = PCIe HIP ด้านขวาล่าง (เมื่อมี)
nPERSTR1 = PCIe HIP ด้านขวาบน (เมื่อมี)
สําหรับความเข้ากันได้สูงสุด เราขอแนะนําให้ใช้ PCIe HP ด้านซ้ายล่างเสมอก่อนเนื่องจากนี่เป็นตําแหน่งเดียวที่รองรับ CvP (การกําหนดค่าผ่านโปรโตคอล - ลิงก์ PCIe)
ตัวอย่างเช่น: เมื่อใช้ตําแหน่ง PCIe HIP ด้านล่างซ้าย เพียงแค่เชื่อมต่อ nPERST จากช่องเสียบ PCIe ของคุณโดยตรงกับ nPERSTL0 บนอุปกรณ์ซึ่งเท่ากับการส่งสัญญาณpcie_rstnบนอินสแตนซ์ IP
พิน nPERST เฉพาะอาจขับเคลื่อนด้วย 3.3V โดยไม่คํานึงถึงระดับแรงดันไฟฟ้า VCCIO ของธนาคารที่ไม่มีตัวแปลระดับตราบเท่าที่สัญญาณอินพุตตรงตามข้อกําหนด LVTTL VIH/VIL และตราบใดที่เป็นไปตามข้อมูลจําเพาะของโอเวอร์ช็อตสําหรับการทํางาน 100% ตามที่กําหนดไว้ใน "คุณลักษณะ DC และสวิตช์สําหรับอุปกรณ์ Stratix V" ของคู่มือ Stratix V
