คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 13.1 และก่อนหน้า คุณอาจเห็นตัวเพิ่มที่ใช้งานในการลงทะเบียน แทนที่จะถูกดูดซึมลงในบล็อก DSP สิ่งนี้เกิดขึ้นเมื่อเครื่องมือตรวจจับลูปผ่านบล็อก DSP และตัวเพิ่ม
ความละเอียด
หากต้องการแก้ไขปัญหานี้ ให้ตั้งค่าคุณลักษณะ keep บนการวนรอบสัญญาณจากเอาต์พุต DSP ไปยังอินพุตของสัญญาณ ซึ่งจะช่วยป้องกันไม่ให้มีการตรวจจับลูป
ตัวอย่าง Verilog HDL
wire feedback_wire /*synthesis keep*/
ตัวอย่าง VHDL
signal feedback_wire : std_logic;
attribute keep: boolean;
attribute keep of feedback_wire: signal is true;