คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® II เวอร์ชั่น 11.0 ขึ้นไป คุณอาจเห็นข้อผิดพลาดนี้ระหว่างการ สังเคราะห์ หากการออกแบบของคุณมีระบบ Qsys พร้อมส่วนประกอบหน่วยความจํา IN-Chip FIFO ที่ใช้อินเทอร์เฟซการสตรีมมิ่งAvalon®
ความละเอียด
ในการแก้ไขปัญหานี้ แก้ไขไฟล์ Verilog HDL สําหรับการออกแบบระดับสูงสุดที่สร้างขึ้นโดย Qsys ที่มีหน่วยความจํา On-Chip FIFO ลบหรือแสดงความคิดเห็นเกี่ยวกับการเชื่อมต่อสําหรับพอร์ต avalonst_sink_empty เช่น ลบหรือแสดงความคิดเห็นเกี่ยวกับการเชื่อมต่อพอร์ตต่อไปนี้บนอินสแตนซ์หน่วยความจํา On-Chip FIFO:
.avalonst_sink_empty(...),ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus II เวอร์ชัน 12.0