ID บทความ: 000074689 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 08/09/2017

ฉันจะดําเนินการอัปเดตระบบระยะไกลบนอุปกรณ์ Cyclone III หรือ Cyclone IV ผ่าน JTAG เพื่อAvalon MM Master Bridge ได้อย่างไร

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® JTAG ไปยัง Avalon Master Bridge
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    IP Core การอัปเดตระบบระยะไกลสําหรับอุปกรณ์ Cyclone® III หรือ Cyclone IV มีอินเทอร์เฟซ Avalon MM (AVMM) เพื่ออ่านและเขียนไปยังการควบคุมคอร์และการลงทะเบียนสถานะเพื่อทําการอัปเดตการกําหนดค่าที่ประสบความสําเร็จ ซึ่งสามารถทําได้ด้วยส่วนประกอบหลัก AVMM ที่เข้ากันได้ที่มีในซอฟต์แวร์ Quartus® Prime โดยไม่จําเป็นต้องใช้โปรเซสเซอร์แบบออนชิป

    JTAG-Avalon MM Master Bridge สร้างอินเทอร์เฟซโดยตรงระหว่างผู้ใช้และคอร์ IP อัปเดตระบบระยะไกล ซึ่งช่วยให้ผู้ใช้สามารถกําหนดค่าใหม่ผ่านคอนโซลระบบผ่านอินเทอร์เฟซ JTAG

    การอัปเดตระยะไกล IP Core Avalon-MM Registers ที่จําเป็นต้องกําหนดค่าผ่าน JTAG ในขณะที่อัปเดตการกําหนดค่าจากภาพจากโรงงานเป็นภาพแอปพลิเคชันได้แก่:

    1. เขียนไปยังRU_WATCHDOG_TIMEOUT
      • ที่อยู่ตรงข้ามจะถูก0x20
      • เขียนค่าตัวจับเวลา 12 บิต
    2. สามารถอ่านกลับจากการลงทะเบียนนี้เพื่อดูว่าค่าตัวจับเวลาของ watchdog ถูกเขียนอย่างถูกต้องหรือไม่
      • ที่อยู่ตรงข้ามจะถูก0x2C
      • อ่านค่าการหมดเวลา 12 บิต
    3. เขียนไปยังRU_WATCHDOG_ENABLE
      • ที่อยู่ตรงข้ามจะถูก0x30
      • เขียน0x1เพื่อเปิดใช้งานหรือ0x0ปิดใช้งาน Watchdog Timer
    4. เขียนไปยังRU_BOOT_ADDRESS
      • ที่อยู่ตรงข้ามจะถูก0x40
      • เขียนที่อยู่เริ่มต้นแบบ 32 บิตซึ่งชี้ไปยังจุดเริ่มต้นของภาพแอปพลิเคชันที่จัดเก็บบนอุปกรณ์แฟลช FPGAจะบูทจากที่อยู่นี้เมื่อการกําหนดค่าใหม่เกิดขึ้น ตัวอย่างเช่น : 0x00400000
    5. สามารถอ่านกลับจากการลงทะเบียนนี้เพื่อดูว่าที่อยู่สําหรับเริ่มต้นระบบสําหรับภาพแอปพลิเคชันถูกเขียนอย่างถูกต้องหรือไม่
      • ที่อยู่ตรงข้ามจะถูก0x4C
      • อ่านที่อยู่สําหรับเริ่มต้นระบบแบบ 32 บิต
    6. เขียนไปยังRU_RECONFIG
      • ที่อยู่ตรงข้ามจะถูก0x74
      • เขียน0x1เพื่อกระตุ้นการกําหนดค่าใหม่

    เมื่อการกําหนดค่าใหม่เกิดขึ้น คอนโซลระบบจะสูญเสียการเชื่อมต่อกับFPGAผ่าน JTAG ผู้ใช้จะต้องเปิดเซสชันใหม่ของ System Console เมื่อFPGAบูทจากภาพแอปพลิเคชันเพื่อสร้างห่วงโซ่ JTAG ที่ถูกต้องอีกครั้ง

     

     

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Cyclone® IV FPGA
    Cyclone® III FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้