ID บทความ: 000074688 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 01/12/2017

คําเตือน (332174): ตัวกรองที่ละเว้นที่ outlvds_altera_lvds_core20_161_uedfafy.sdc(120)

สิ่งแวดล้อม

  • IP เอฟพีจีเอ Intel® LVDS SERDES
  • IP เอฟพีจีเอ Intel® IOPLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    คุณอาจเห็นข้อความเตือนนี้ในซอฟต์แวร์ Quartus® Prime เมื่อใช้งาน PLL ภายนอกที่มีการสร้างอินสแตนซ์ LVDS SERDES หลาย Altera®ซึ่งแชร์ lvds_clk และโหลดเดียวกันในอุปกรณ์ Arria® 10 เครื่อง

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ใน Altera IOPLL IP ให้สร้าง lvds_clk สองตัวและโหลดสําหรับแต่ละการสร้างอินสแตนซ์

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้