ลูปแบบล็อกเฟส (PLL) ในอุปกรณ์ Stratix® V, Arria® V หรือ Cyclone® V อาจไม่สามารถกําหนดค่าใหม่ด้วยสัญญาณที่รอคอยของทรัพย์สินทางปัญญา (IP) การกําหนดค่า PLL ใหม่ถูกติดอยู่ที่ '1' นี่เป็นการตั้งข้อสังเกตสําหรับต้นการคอมไพล์บางอย่างและอาจเกิดขึ้นหากเปิดใช้งานตัวเลือกการสังเคราะห์ทางกายภาพในการตั้งค่า Fitter (ขั้นสูง) ของซอฟต์แวร์ Intel® Quartus® Prime ถูกเปิดใช้งานอยู่
หากต้องการแก้ไขปัญหานี้ ให้ปิดใช้งานการตั้งค่าต่อไปนี้ในซอฟต์แวร์ Intel® Quartus® Prime:
ไปที่ การตั้งค่าการบ้าน -> ->การตั้งค่าคอมไพเลอร์ ->การตั้งค่า Fitter (ขั้นสูง):
ตั้งค่าเปิดใช้งานการสังเคราะห์ทางกายภาพสําหรับตรรกะแบบรวมสําหรับพื้นที่เป็นปิด
ตั้งค่า เปิดใช้งานการสังเคราะห์ทางกายภาพสําหรับตรรกะแบบรวมสําหรับประสิทธิภาพเป็น ปิด
เป็นที่ทราบกันว่าปัญหานี้จะมีผลกระทบต่ออินสแตนซ์การกําหนดค่าใหม่แบบไดนามิกเท่านั้น และด้วยเหตุนี้จึงสามารถปิดใช้งานการตั้งค่าการสังเคราะห์ทางกายภาพได้เฉพาะสําหรับรูปแบบ IP การกําหนดค่า PLL ใหม่ เท่านั้น หากจําเป็น