คำอธิบาย
Paraller Flash Loader II Intel® FPGA IP (PFLII IP) จะตรวจสอบว่า CONF_DONE ต่ําหรือไม่ก่อน IP จะไม่ดําเนินการกําหนดค่าหากมีการกําหนดค่าสูงอยู่แล้ว นี่คือเหตุผลที่ IP PFLII ไม่สามารถกําหนดค่าอุปกรณ์ Intel® Stratix® 10 ได้
ความละเอียด
ตรวจสอบว่า มีการดึง CONF_DONE เนื่องจากไม่จําเป็นต้องดึง CONF_DONE และ INIT_DONE ขึ้นเพื่อ VCCIO_SDM อีกต่อไป
โปรดทราบว่า SDMIO_0 และ SDM_16 จะถูกดึงลง ดังนั้นระดับแรงดันไฟฟ้าระดับกลางโดยตัวต้านทานการดึงขึ้นและตัวต้านทานการดึงลงภายในอาจทําให้เกิดความล้มเหลวในการกําหนดค่าเมื่อใช้ IP PFLII
IP PFLII จะตรวจสอบสัญญาณ CONF_DONE ต่ําเมื่อสภาพการทํางานเริ่มทํางาน ข้อกําหนดนี้มีการเปลี่ยนแปลงสําหรับอุปกรณ์ Intel® Stratix® 10 เครื่อง