ID บทความ: 000074624 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 05/12/2017

วิธีการใช้โซลูชัน MIPI D-PHY ที่มีทั้งความเร็วสูง (HS) และโหมด TX ที่ใช้พลังงานต่ํา (LP) ในเลนเดียว

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® ASMI Parallel II
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    สําหรับการใช้งาน MIPI D-PHY คุณต้องกําหนดมาตรฐาน I/O ที่แตกต่างสําหรับพิน TX ความเร็วสูง (HS) และมาตรฐาน I/O แบบ End เดียวสําหรับพิน TX ที่ใช้พลังงานต่ํา (LP) ต้องระบุพินความเร็วสูง (HS) เมื่อพิน TX พลังงานต่ํา (LP) กําลังส่งข้อมูล

    แต่เนื่องจากพิน TX ความเร็วสูง (HS) ที่แตกต่างกันไม่สามารถตัดทอนได้ คุณสามารถใช้มาตรฐาน I/O แบบครบวงจร 2 ตัวในโหมด TX ความเร็วสูง (HS)

    ตัวอย่างเช่น คุณอาจใช้ HSTL 1.8V แบบปลายทางเดียว 2 ตัวแทน HSTL 1.8V ที่แตกต่างสําหรับพิน TX ความเร็วสูง (HS)

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® IV FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้