ปัญหาสำคัญ
คำอธิบาย
รุ่นการทํางานของบัส Altera® Conduit (BFM) และ Tri-State ท่อ BFM ไม่สร้างแบบจําลองการจําลอง VHDL เมื่อผสม ถูกเลือกตัวเลือกภาษาการจําลอง การจําลองล้มเหลวที่ ขั้นตอนการอธิบายอย่างละเอียดด้วยข้อความแสดงข้อผิดพลาดต่อไปนี้:
Error: (vsim-3059) Cannot connect a VHDL array signal
to Verilog scalar port 'sig_fixedclk_locked'.
ความละเอียด
หากเป็นไปได้ คุณควรปิดใช้งานภาษาการจําลองแบบผสม อ็อพ ชัน หรือคุณสามารถแก้ไขการรายงานสัญญาณ BFM ที่สร้างขึ้น เพื่อใช้ประเภทสัญญาณบัส