ID บทความ: 000074556 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/01/2014

ทําไม Hard IP สําหรับ PCI Express ถึงมีข้อจํากัดจากการจําลองแบบ Gen3 x8 ถึง Gen3 x1

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus II เวอร์ชั่น 12.1 และก่อนหน้า Stratix V Hard IP สําหรับช่วงการทดสอบ PCI Express จาก Gen3 x8 ถึง Gen3 x1

    ปัญหานี้มีผลต่อการจําลองเท่านั้นและไม่ทําให้เกิดปัญหาใดๆ ในฮาร์ดแวร์

    ความละเอียด

    การแก้ไขปัญหานี้อัปเกรดเป็นซอฟต์แวร์ v12.1SP1 หรือใหม่กว่า

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 5 ผลิตภัณฑ์

    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA
    Arria® V GZ FPGA
    Stratix® V FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้