ID บทความ: 000074530 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 08/12/2017

ข้อผิดพลาด: พอร์ต RST_N บน PLL ไม่ได้เชื่อมต่ออย่างถูกต้องบนอินสแตนซ์

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® IOPLL
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในขณะที่คอมไพล์ในซอฟต์แวร์ Intel® Quartus® Prime คุณอาจเห็นข้อผิดพลาดนี้ในขั้นตอนการสังเคราะห์หากอินสแตนซ์ IOPLL ในการออกแบบ Intel Arria® 10 หรือ Stratix® 10 ไม่ได้เชื่อมต่อกับสัญญาณรีเซ็ตที่ถูกต้อง

     

    ความละเอียด

    พอร์ตรีเซ็ตของ IOPLL จะต้องถูกขับเคลื่อนด้วยพินอินพุตภายนอกหรือตรรกะที่สร้างขึ้นภายในเพื่อให้สามารถรีเซ็ต IOPLL ได้หากสูญเสียการล็อก

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้