เนื่องจากปัญหาในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 19.3 และก่อนหน้า เมื่อกําหนดเป้าหมายอุปกรณ์ Intel Stratix® 10 L-tile หรือ H-tile FPGA คุณจะเห็นแท็บการกําหนดค่าใหม่แบบไดนามิกในเครื่องมือแก้ไข IP เมื่อกําหนดค่า ip Intel Stratix 10 fPLL FPGAในโหมด Core
อย่างไรก็ตาม คุณสมบัติการกําหนดค่าใหม่แบบไดนามิกไม่รองรับINTEL STRATIX 10 fPLL FPGA IP เมื่อกําหนดค่าในโหมด Core
หากต้องการแก้ไขปัญหานี้ หากการออกแบบของคุณจําเป็นต้องใช้คุณสมบัติการกําหนดค่าใหม่แบบไดนามิก อย่ากําหนดค่า Intel® Stratix® 10 fPLL FPGA IP ในโหมด Core หากมี