ทําไมการดําเนินการส่งคืนคําสั่ง KEY

คำอธิบาย

คําสั่ง JTAG, KEY_VERIFY เป็นหนึ่งในคําสั่ง JTAG ที่ไม่บังคับมากมายที่ถูกปิดใช้งานเมื่อเปิดใช้งานบิตการป้องกันการงัดแงะใน Stratix® V, Arria® V หรือ Cyclone® V FPGAs เมื่อดําเนินการคําสั่งแบบไม่บังคับ เช่น KEY_VERIFYเมื่อมีการตั้งโปรแกรมบิตการป้องกันการงัดแงะ TDI จะชี้ไปยังการลงทะเบียน BYPASS ด้วยเหตุนี้ การเรียกใช้คําสั่งKEY_VERIFYเมื่อมีการตั้งค่าบิตการป้องกันการงัดแงะจะส่งผลให้มีการส่งคืน0x0 (hex)

ความละเอียด

หากต้องการตรวจสอบว่าบิตการป้องกันการงัดแงะถูกตั้งโปรแกรมในอุปกรณ์หรือไม่ ให้เปลี่ยนรูปแบบที่กําหนดโดยผู้ใช้ในขณะดําเนินการคําสั่ง KEY_VERIFY และตรวจสอบว่ารูปแบบ TDO ที่ได้รับมีการปรับเปลี่ยน \'0\'

ตัวอย่างเช่น คุณเปลี่ยนเป็น 0x15A (1 0101 1010 ในเลขฐานสอง) หากบิตการป้องกันการงัดแงะได้รับการตั้งโปรแกรมเนื่องจาก KEY_VERIFY=BYPASS คุณควรคาดหวัง 0 1011 0100 โดยที่ 0 สุดท้ายคือเนื้อหาของการลงทะเบียน BYPASS

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 14 ผลิตภัณฑ์

Arria® V GT FPGA

Arria® V ST SoC FPGA

Arria® V GX FPGA

Arria® V GZ FPGA

Arria® V SX SoC FPGA

Cyclone® V E FPGA

Cyclone® V GT FPGA

Cyclone® V SE SoC FPGA

Stratix® V GS FPGA

Cyclone® V ST SoC FPGA

Cyclone® V SX SoC FPGA

Stratix® V E FPGA

Stratix® V GT FPGA

Stratix® V GX FPGA

เลือกภาษาของคุณ

ใช้งานการค้นหาของ Intel.com

ลิงค์ด่วน

การค้นหาล่าสุด

ค้นหาขั้นสูง

ค้นหาเฉพาะใน

สิ่งแวดล้อม

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

คำประกาศสิทธิ์