ID บทความ: 000074479 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 11/09/2012

ฉันจะเชื่อมต่อพิน Rup ที่ไม่ได้ใช้บนFPGAของฉันได้อย่างไร

สิ่งแวดล้อม

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

Altera® FPGAsที่รองรับการปรับเทียบกับการยกเลิกชิป (OCT) จะมีพิน Rup และ Rdn ซึ่งเชื่อมต่อกับตัวต้านทานความแม่นยําภายนอกสําหรับวงจร OCT ที่ปรับเทียบแล้ว  เมื่อไม่ได้ใช้การปรับเทียบ OCT พิน Rup และ Rdn จะพร้อมใช้งานในรูปแบบ I/O ของผู้ใช้  หากไม่ได้ใช้ในการออกแบบ สามารถผูกพิน Rup กับ VCCIO ของธนาคารที่พวกเขาอยู่หรือใช้กับ GND ได้  ควรผูกพิน Rdn ที่ไม่ได้ใช้กับ GND

ไฟล์พินเอาต์ซอฟต์แวร์การออกแบบ Quartus® II จะแนะนําให้เชื่อมต่อพิน Rup ที่ไม่ได้ใช้กับ GND  แนวทางการเชื่อมต่อพินอุปกรณ์บางอย่างจะแนะนําให้เชื่อมต่อพิน Rup ที่ไม่ได้ใช้เข้ากับ VCCIO ของธนาคารที่อยู่  คุณสามารถเลือกเชื่อมต่อพิน Rup ที่ไม่ได้ใช้เข้ากับ VCCIO ของธนาคารที่พิน Rup อยู่หรือเชื่อมโยงกับ GND โดยขึ้นอยู่กับความสะดวกในการออกแบบ PCB ของคุณ

แนวทางการเชื่อมต่อพินสําหรับตระกูลอุปกรณ์ต่างๆ จะได้รับการอัปเดตเพื่อให้มีทั้งการเชื่อมต่อ VCCIO และ GND เป็นตัวเลือกสําหรับพิน Rup ที่ไม่ได้ใช้งาน 

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 4 ผลิตภัณฑ์

Arria® GX FPGA
Cyclone® III FPGA
Stratix® III FPGA
Stratix® II GX FPGA

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้