Altera® FPGAsที่รองรับการปรับเทียบกับการยกเลิกชิป (OCT) จะมีพิน Rup และ Rdn ซึ่งเชื่อมต่อกับตัวต้านทานความแม่นยําภายนอกสําหรับวงจร OCT ที่ปรับเทียบแล้ว เมื่อไม่ได้ใช้การปรับเทียบ OCT พิน Rup และ Rdn จะพร้อมใช้งานในรูปแบบ I/O ของผู้ใช้ หากไม่ได้ใช้ในการออกแบบ สามารถผูกพิน Rup กับ VCCIO ของธนาคารที่พวกเขาอยู่หรือใช้กับ GND ได้ ควรผูกพิน Rdn ที่ไม่ได้ใช้กับ GND
ไฟล์พินเอาต์ซอฟต์แวร์การออกแบบ Quartus® II จะแนะนําให้เชื่อมต่อพิน Rup ที่ไม่ได้ใช้กับ GND แนวทางการเชื่อมต่อพินอุปกรณ์บางอย่างจะแนะนําให้เชื่อมต่อพิน Rup ที่ไม่ได้ใช้เข้ากับ VCCIO ของธนาคารที่อยู่ คุณสามารถเลือกเชื่อมต่อพิน Rup ที่ไม่ได้ใช้เข้ากับ VCCIO ของธนาคารที่พิน Rup อยู่หรือเชื่อมโยงกับ GND โดยขึ้นอยู่กับความสะดวกในการออกแบบ PCB ของคุณ
แนวทางการเชื่อมต่อพินสําหรับตระกูลอุปกรณ์ต่างๆ จะได้รับการอัปเดตเพื่อให้มีทั้งการเชื่อมต่อ VCCIO และ GND เป็นตัวเลือกสําหรับพิน Rup ที่ไม่ได้ใช้งาน