ID บทความ: 000074476 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/07/2015

Cyclone V Hard IP สําหรับ PCI Express IP Core รุ่น VHDL อาจไม่สามารถจําลองด้วย ModelSim-Altera Simulator ได้สําเร็จ

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    ปัญหาสำคัญ

    คำอธิบาย

    หากคุณสร้างโมเดลการจําลอง VHDL สําหรับ Cyclone V Hard IP สําหรับ PCI Express IP การเปลี่ยนแปลงจุดสิ้นสุด Core Gen2 x4 คุณไม่สามารถจําลองคอร์ IP ของคุณได้สําเร็จด้วย ตัวจําลอง ModelSim-Altera

    ความละเอียด

    ปัญหานี้ไม่มีวิธีแก้ไขปัญหา คุณต้องใช้โมเดลการจําลอง Verilog HDL สําหรับสิ่งนี้ รูปแบบคอร์ IP หรือจําลองด้วยเครื่องมือจําลองที่แตกต่างกัน

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Cyclone® V FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้