คำอธิบาย
คุณอาจเห็นข้อความแสดงข้อผิดพลาดต่อไปนี้ในโปรแกรมเมอร์ซอฟต์แวร์ Intel® Quartus® Prime เมื่อเขียนโปรแกรมอุปกรณ์กําหนดค่า EPCQ-L ด้วยไฟล์ .jic บนการแก้ไข B Intel® Arria® 10 ชุดพัฒนา SoC
ข้อผิดพลาด (209012) : การดําเนินการล้มเหลว CONF_DONE ล้มเหลวในขณะสูง
ตามค่าเริ่มต้นแล้ว ห่วงโซ่ JTAG บนชุดพัฒนาประกอบด้วย FPGA Intel Arria 10 ตัว HPS และอุปกรณ์ MAX® V (I/O MUX CPLD) นอกจากนี้ ความถี่ TCK ของบอร์ด Intel® FPGA Download Cable II ตั้งต้นเป็น 24 MHz
เนื่องจากระยะเวลา JTAG TCK ขั้นต่ําสําหรับอุปกรณ์ MAX V คือ 100 ns อุปกรณ์นี้เป็นอุปกรณ์ที่ช้ากว่าในห่วงโซ่ JTAG และก่อให้เกิดความล้มเหลวในการกําหนดค่า
ความละเอียด
หากต้องการตั้งโปรแกรมอุปกรณ์ EPCQ-L บนชุดพัฒนา SoC Intel Arria 10 ประสบความสําเร็จด้วยไฟล์ .jic ให้ทําตามขั้นตอนหนึ่งในสองขั้นตอนต่อไปนี้:
- ในขณะที่ตั้งโปรแกรมด้วยการตั้งค่าบอร์ดเริ่มต้น (อุปกรณ์ Intel Arria 10 และ MAX V ที่เปิดใช้งานในห่วงโซ่ JTAG) ลดสัญญาณนาฬิกา JTAG เป็น 6 MHz ด้วยคําสั่ง : "jtagconfig --setparam JtagClock 6M"
- ถอด MAX V CPLD ออกจากโซ่ด้วยการตั้งค่า DIP SW3 บิต 3 ไปยังตําแหน่งปิด