ID บทความ: 000074414 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 24/09/2017

ทําไมสัญญาณalmost_empty SCFIFO ถึงยังคงอยู่ในระดับสูงขณะใช้งานมีขนาดใหญ่กว่าขีดจํากัดalmost_empty

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาใน SCFIFO สัญญาณalmost_emptyจะยังคงเป็น "สูง" แม้ว่าจะมีการเขียนข้อมูลใน SCFIFO เพียงพอแล้วก็ตาม

    ปัญหานี้เกิดขึ้นเฉพาะในกรณีที่มีการตั้งค่าทั้ง "โหมด Show-ahead" และขีดจํากัดalmost_emptyเป็น "2"

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ ให้ปฏิบัติตามวิธีใดวิธีหนึ่งต่อไปนี้:

    • ตั้งค่าโหมด FIFO ซิงโครนัสปกติแทนโหมด Show-ahead ซิงโครนัส FIFO
    • ตั้งค่าเกือบว่างเปล่าเป็นค่าอื่นนอกเหนือจาก 2
    • เปิดใช้งานการป้องกันวงจรล้น

    ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วยซอฟต์แวร์ Quartus Prime เวอร์ชั่น 17.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 6 ผลิตภัณฑ์

    Arria® V FPGA และ SoC FPGA
    Intel® Arria® 10 FPGA และ SoC FPGA
    Cyclone® V FPGA และ SoC FPGA
    Cyclone® IV FPGA
    Stratix® V FPGA
    Stratix® IV FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้