ID บทความ: 000074394 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 12/09/2012

วิธีการตั้งค่าหน้าการแปลที่อยู่ Qsys PCIe 4G

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย หากมีการใช้หน้า 4GB เดียว (ตารางการแปล Fixed A2P) แล้ว:
    1. สําหรับแอดรส 32 บิตที่กล่าวถึงAvalon-MM แบบ 32 บิตคือที่อยู่โฮสต์ PCIe ที่แท้จริง โปรดปล่อยให้ค่าในตารางการแปลที่อยู่ของ 32bit ที่ต่ํากว่าเป็นค่าเริ่มต้น 0
    2. สําหรับการกําหนดแอดเดรส 64 บิต แอดเดรส 32 บิต Avalon-MM แบบเต็มคือแอดเดรส PCIe 32 บิตที่ต่ํากว่า และที่อยู่โฮสต์ PCIe 32 บิตด้านบนถูกตั้งค่าโดยผู้ใช้ใน GUI
    ผู้ใช้ตั้งค่าที่อยู่ 64 บิตโดยการใส่ค่าที่ไม่ใช่ศูนย์ในที่อยู่ 32 บิตบนของรายการตารางการแปล การกําหนดแอดเดอร์แบบ 32 บิตของค่าศูนย์

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® IV GX FPGA
    Arria® II GX FPGA
    Cyclone® IV GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้