ID บทความ: 000074389 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 11/09/2012

เมื่อเปิดใช้งานบล็อก PCI Express Hard IP ในอุปกรณ์ Stratix IV GX ฉันจะสามารถใช้ช่องสัญญาณอื่นๆ ทั้งหมดในบล็อกตัวรับส่งสัญญาณได้หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ไม่ใช่ เมื่อเปิดใช้งานบล็อก PCI Express Hard IP อยู่ จํานวนช่องสัญญาณ tranceiver อื่นๆ ที่มีอยู่จะขึ้นอยู่กับตัวเลือกที่เลือกในตัวช่วยสร้าง PCI Express Compiler อย่างไรก็ตาม ซอฟต์แวร์ Quartus® II เวอร์ชั่น 8.1 และก่อนหน้าจะจํากัดจํานวนช่องสัญญาณที่มีอยู่อย่างไม่ถูกต้องเมื่อเปิดใช้งานบล็อก PCI Express Hard IP สําหรับข้อมูลที่ถูกต้องว่ามีช่องสัญญาณตัวรับส่งสัญญาณใดบ้าง โปรดดู ตารางที่ 3-7 ในบทการกําหนดค่าหลายโปรโตคอลและอัตราข้อมูล (PDF) ในฉบับที่ 2 ของคู่มืออุปกรณ์ Stratix® IV

    ปัญหานี้ได้รับการกําหนดเวลาให้แก้ไขในซอฟต์แวร์ Quartus II รุ่นถัดไป

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Stratix® IV FPGA
    Stratix® IV GX FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้